#나노미터 배선과 시스템 에너지 효율은 다른 문제다
imec는 NbTiN 초전도 회로에서 150nm 접합, 30nm 배선과 다층 구조를 소개하고 면적당 접합 밀도의 확장 가능성을 발표했다. 공식 보도자료와 학회 발표 설명에 근거한 산업 연구 신호다. 완성된 초전도 프로세서의 연산 속도·전력·수율을 모두 입증한 발표는 아니다. 공식 발표
#저항이 0이면 왜 전기를 계속 따져야 할까?
초전도 상태에서는 특정 조건 아래 직류 저항이 사라지는 성질을 이용할 수 있다. 그러나 회로에는 상태를 바꾸는 동작, 신호 전달, 외부 입출력과 냉각이 필요하다. 작은 소자에서 손실이 적다는 사실을 건물 콘센트의 소비전력까지 0이라는 뜻으로 확장하면 안 된다.
초전도 디지털 회로의 핵심 소자 중 하나가 조지프슨 접합(Josephson junction)이다. 두 초전도체 사이에 얇은 장벽을 두고 위상 차이와 전류의 관계를 이용한다. 배선만 줄이는 문제와 접합을 안정적으로 만드는 문제가 함께 있다.
#접합의 두 식을 읽어 보자
이상적인 조지프슨 관계는 다음과 같이 쓸 수 있다.
I_c는 임계전류, φ는 두 초전도체의 위상 차이, V는 전압이다. 위상은 라디안으로 나타내는 무차원 각이며, 전압은 위상이 얼마나 빠르게 변하는지와 연결된다. 실제 소자는 저항·정전용량·열 잡음 같은 추가 요소가 있어 이 두 식만으로 완전히 기술되지 않는다.
위상이 2π만큼 변하는 펄스에서는,
로 읽을 수 있다. 이 양의 단위는 V·s이며 자기선속의 단위와 같다. 이를 연산당 에너지와 혼동하면 안 된다. 에너지는 전류와 전압의 시간 적분을 함께 봐야 한다.
#작은 접합을 많이 만드는 것의 어려움
접합의 크기가 작아지면 면적당 많은 소자를 놓을 수 있다. 하지만 임계전류가 소자마다 다르거나 배선·비아가 균일하지 않으면 회로 전체가 원하는 마진에서 동작하지 않을 수 있다.
공정이 기존 제조 기술과 호환된다는 말도 일반적인 CMOS 트랜지스터 공정과 모든 단계가 같다는 뜻은 아니다. 재료, 장벽 두께, 다층 정렬, 검사와 냉각 조건을 확인해야 한다.
#냉각을 포함한 에너지 경계
이상적인 냉동기의 성능계수 상한을 교육용으로 보면,
이다. 실제 냉동기는 이 이상적 상한보다 낮다. 낮은 온도 T_c에서 제거할 열이 작아도 상온 T_h로 보내는 데 외부 일이 필요하다. 모든 온도는 섭씨가 아니라 켈빈으로 써야 한다. 이 식은 imec 장치의 실제 냉각 효율을 계산한 것이 아니다.
시스템 평가에서는 소자 스위칭 손실, 냉각 부하, 입출력, 구동·읽기 장비를 같은 경계에 넣어 비교해야 한다. 초전도 저항 특성 하나로 GPU 대비 전력 절감 배수를 계산하지 않는다.
#실제 사진과 미래 그림을 구분하기
발표의 현미경 단면에서는 금속층과 장벽, 비아의 구조를 확인할 수 있다. 배선 폭이 보인다는 사실과 큰 회로 전체의 수율이 확인됐다는 것은 다르다. 설계 가능한 접합 밀도와 실제 작동 접합 수, 연산 처리량도 따로 기록한다.
다음에는 회로 규모가 커질 때의 균일성, 오류율과 타이밍 마진, 패키징·입출력, 냉각까지 포함한 연산당 에너지를 봐야 한다. 이번 주제는 “전기가 안 드는 컴퓨터”가 아니라, 초전도 소자를 더 촘촘하고 제조 가능하게 연결하는 공정의 진전으로 읽는 것이 맞다.
#출처
원문 공개일: 2026-09-07.