먼저 한 문장으로. 원자층을 미끄러뜨려 전기적 상태를 바꾸는 메모리는 작은 조각에서는 연구됐지만, 같은 구조를 넓은 웨이퍼에 반복해서 만들기 어려웠다. 9월 29일 Nature Nanotechnology 논문은 4인치 rhombohedral boron nitride(rBN) 웨이퍼 제조와 FeFET 메모리 소자를 한 연구에서 연결했다. 이는 중요한 제조 진전이지, 300 mm 상용 메모리 공장이 완성됐다는 발표는 아니다.[1]
위 사진은 웨이퍼라는 말의 크기 감각을 위한 일반 실리콘 웨이퍼 사진이다. 이번 논문의 rBN 웨이퍼도, 연구진의 공정 사진도 아니다. 실물 연구 자료를 보려면 논문의 Figure 1: 성장과 4인치 웨이퍼, Figure 2: 구조 측정, Figure 4: FeFET 배열을 출판사 사이트에서 확인할 수 있다. 그 도판은 이 사이트에 복제하지 않았다.[1]
#L0 — rBN은 무엇이고 왜 층이 중요한가
BN은 붕소(B)와 질소(N)가 결합한 물질이다. ‘2차원’이라고 할 때 종이처럼 두께가 매우 얇은 결정층을 떠올리면 된다. rhombohedral BN(rBN)에서는 여러 BN층이 바로 위에 똑같이 겹치지 않고 A→B→C 순서로 조금씩 어긋나 쌓인다. 이를 ABC stacking이라고 한다. ‘rBN’은 이 쌓임 순서를 가리키며, 같은 원소로 된 hexagonal BN(hBN)과도 결정 구조가 다르다.[1]
일반 강유전체에서는 내부 원자 위치 변화로 전기적 분극 방향이 바뀔 수 있다. sliding ferroelectricity에서는 가까운 원자층이 서로 조금 이동하면서 쌓임 관계와 분극 상태가 달라진다. 분극은 재료 안의 양·음 전하 중심이 어긋나 생기는 전기적 방향성이다. 이 방향이 두 가지 안정 상태로 남고 읽어낼 수 있다면 ‘0’과 ‘1’에 대응하는 메모리로 쓸 수 있다. 층이 손으로 보일 만큼 크게 움직인다는 뜻은 아니다.[1]
위 그림은 이해를 돕는 직접 제작한 개념도다. 원자 좌표·층 두께·소자 비율을 재현한 논문 도판이나 측정 사진이 아니다. 왼쪽은 어긋난 층, 오른쪽은 rBN 상태가 아래 MoS₂ 채널 전류에 영향을 주는 FeFET 읽기 개념이다. 실제 층 미끄러짐과 소자 특성은 원논문의 분극 측정 및 전기 측정 자료를 기준으로 판단해야 한다.[1]
#L1 — 트랜지스터가 어떻게 메모리가 되나
트랜지스터는 gate(문)에 주는 전압으로 source(입구)에서 drain(출구)으로 흐르는 전류를 조절하는 전기 스위치다. 두 전극 사이 전류가 흐르는 길을 channel(채널)이라고 한다. 여기서 FeFET는 강유전체의 분극 상태를 gate 쪽에 저장하고, 그 상태에 따라 채널이 켜지는 정도가 달라지게 한 전계효과 트랜지스터다. 논문은 rBN을 강유전성 층으로, MoS₂를 채널로 사용한 배열의 전류 차이도 보고했다.[1]
‘기억한다’는 말은 전원을 빼도 두 상태가 일정 기간 구별된다는 뜻이다. 두 상태의 켜짐 전압 차이를 memory window, 켜진 상태와 꺼진 상태 전류의 비를 on/off ratio라고 부른다. 논문 초록은 30 nm 채널에서도 약 4 V memory window, 10⁶ 수준 on/off ratio, 470 K 초과 열 안정성을 보고한다. 다만 이 숫자들이 모두 같은 한 소자·같은 조건에서 동시에 측정됐다는 뜻으로 묶어 말하면 안 된다.[1]
4 V의 메모리 창은 어떻게 읽나? 기호·연산·계산 과정 펼치기
이 식은 두 저장 상태의 임계 전압 차이를 나타내는 일반적인 지표 정의이지, 논문이 새로 발견한 물리 법칙이 아니다. 임계 전압(Vth)은 gate 전압을 올릴 때 채널이 눈에 띄게 켜지는 기준이다. 가상 계산: 두 상태의 기준이 각각 −1 V와 +3 V라면 차이는 |3−(−1)|=4 V다. 이 두 임계 전압은 설명용 값이며 논문에서 추출한 실측값이 아니다. 실제 4 V 결과는 논문의 소자 측정 조건에서 읽어야 한다.[1]
#L2 — 왜 ‘4인치’가 새로움인가
작은 BN 조각에서 층을 미끄러뜨리는 실험과, 원형 웨이퍼 전체에 같은 쌓임 구조를 반복해서 만드는 것은 별개 문제다. rBN의 ABC 구조는 안정한 다른 BN 구조로 바뀌기 쉬워 넓은 면적에서 균일하게 성장시키기 어렵다. 연구진은 계단 모양의 sapphire 표면에 Ni–B(니켈–붕소) 막을 만든 뒤, 표면 계단을 성장 방향의 틀로 쓰는 step-templated interfacial epitaxy를 제안했다. 논문 초록은 이 방식으로 4인치 rBN 웨이퍼를 반복 생산하고 구조 측정으로 상의 순도와 배치 간 일관성을 확인했다고 설명한다.[1]
대조 실험도 핵심이다. 원논문의 Extended Data Figure 3 설명에 따르면 다른 방향의 sapphire 표면에서는 주로 hBN이 형성됐고, 성장 온도를 1,050 °C로 올린 조건에서도 hexagonal 상이 나타났다. 이는 단순히 BN을 크게 만들었다는 것보다 표면 계단 조건이 ABC 쌓임에 중요하다는 근거다. 출판사 Figure로 연결하되 이미지는 이 글에 재게시하지 않았다.[1]
논문 초록은 FeFET에서 나노초 범위의 스위칭, 2×10⁹회 초과의 반복 구동, 10년 비휘발성 보존을 보고한다. 그러나 ‘10년’은 2026년 발표 당시 장치를 실제 10년 동안 지켜본 기록일 수 없다. 장기 유지 성능에 관한 평가·추정으로 읽어야 한다. 또 Extended Data의 펄스 설명은 3 ns 미만에서 계측기 대역폭에 따른 펄스 감쇠·파형 왜곡을 밝힌다. 따라서 ‘정확히 1 ns의 고유 스위칭을 계측 오차 없이 입증’했다고 바꾸어 쓰지 않는다.[1]
#L3 — 논문의 성과와 아직 남은 거리
| 구분 | 이번 논문이 보인 것 | 아직 확인할 것 |
|---|---|---|
| 재료 | 4인치 rBN 웨이퍼와 구조 측정 | 200–300 mm 제조 수율과 공정 호환성 |
| 소자 | rBN FeFET 및 MoS₂ 채널 배열 | 대규모 배열의 셀별 편차와 오류율 |
| 속도·유지 | 나노초 범위·반복 구동·장기 유지 주장 | 계측 한계를 반영한 동일 조건 비교와 장기 실측 |
| AI 응용 | 메모리 플랫폼 가능성 제시 | 실제 AI 작업의 에너지·지연 시간 검증 |
4인치 웨이퍼 ≠ 300 mm CMOS 양산, 30 nm 채널 ≠ 완제품 메모리 칩, AI 가속기 가능성 ≠ 실제 AI 추론 벤치마크다. 원문이 제시한 숫자는 연구의 도달 지점으로 정확히 읽되, 아직 증명되지 않은 시스템 단계까지 끌어올리지 않는 것이 중요하다. 이 글의 98/100 후보 점수는 편집상 우선순위이지 논문의 성능 지표나 학술상 수상이 아니다.[1]
#자료와 이미지 권리
[1] Qi et al., “Single-crystal rhombohedral boron nitride wafers for integrated sliding ferroelectric memory,” Nature Nanotechnology, 2026-09-29, DOI 10.1038/s41565-026-02280-4. 초록·Figure 설명·권리 표기 확인: 2026-10-02. [2] Inductiveload, 일반 실리콘 웨이퍼 사진, Wikimedia Commons, public domain. 이번 연구의 rBN 웨이퍼 사진 아님.원논문 페이지의 권리 표기는 별도 자유 재사용 라이선스가 아닌 출판사 독점 이용권을 가리킨다. 그래서 원본 Figure는 링크로 안내하고, 글 안에는 출처가 확인된 배경 사진과 독립적으로 만든 교육용 도해만 실었다.[1][2]