먼저 쉬운 답부터. 컴퓨터 칩의 스위치는 아주 얇은 재료에서도 만들 수 있다. 이번 연구는 붕소(B)·탄소(C)·질소(N)로 된 원자 한 층짜리 BCN을 웨이퍼 크기로 자라게 하고, 그 위에 p형 트랜지스터 여러 개를 만들어 전기 성질을 측정했다. 단층 재료의 원자 배열과 실제 소자 성능을 한 연구 안에서 연결했다는 점이 중요하다. 하지만 웨이퍼 전체를 상용 칩으로 만들었거나 n형 소자와 조합한 완성 CMOS 회로를 양산했다는 뜻은 아니다.[1][2]
#이 사진을 먼저 보는 이유와 한계
사진에는 실제 실리콘 칩 웨이퍼의 반복되는 회로 무늬가 보인다. 웨이퍼는 여러 소자를 한꺼번에 만드는 원판이라는 규모감을 보여 주는 배경 자료 사진이다. 이번 BCN 연구의 웨이퍼·현미경 사진이 절대 아니다. BCN 원논문의 Figure 1·2에는 실제 성장 사진과 원자 해상도 사진이 있지만, 해당 Nature 논문은 공개 페이지에서 CC 재사용 허가가 확인되지 않았다. 원논문 Figure 목록과 도쿄대 연구진의 공개 설명으로 원본을 직접 볼 수 있으며, 이 글은 권리 미확인 그림을 복제하지 않는다.[1][2]
처음 읽는 분 웨이퍼·트랜지스터·p형이 낯설다면 그림으로 보기
웨이퍼(wafer)는 얇은 반도체 원판이다. 큰 원판 위에 같은 소자를 반복해 만들면 한두 개만 만든 것보다 공정의 균일성을 시험할 수 있다. “wafer-scale”은 재료가 넓게 형성됐다는 뜻이고, 그 자체로 모든 위치의 소자가 같은 품질이거나 판매 가능한 칩이라는 뜻은 아니다.
트랜지스터는 전류의 통로를 제어하는 전기 스위치다. source에서 들어온 전하가 얇은 channel을 지나 drain으로 가고, gate에 거는 전압이 통로의 열림 정도를 조절한다. 이번 논문의 BCN이 바로 그 channel 재료다. 자세한 source·gate·drain 입문은 MoS₂ 트랜지스터 쉬운 설명과 연결된다.
p형에서는 양전하처럼 움직이는 정공(hole)이 전류를 운반한다고 설명한다. n형은 전자의 이동을 주로 이용한다. 두 종류를 짝지어 쓰는 상보형 회로가 CMOS다. “p형 재료를 만들었다”와 “p·n 두 종류를 한 웨이퍼에서 회로로 검증했다”는 서로 다른 단계다.
#BCN은 무엇이며 어떻게 생겼나
BN, 즉 육방정계 질화붕소는 붕소와 질소가 벌집처럼 연결된 얇은 결정으로 생각할 수 있다. 이번 BCN은 그 BN 격자 일부에 탄소 원자나 탄소 쌍이 들어간 B–C–N 단층이다. 논문은 탄소가 주로 질소 자리로 들어가며 국소적으로 격자를 변형한다고 설명한다. “BN 위에 탄소 가루를 뿌렸다”거나 “그래핀을 단순히 섞었다”는 이미지와 다르다. 원자 배치와 전자 구조가 함께 바뀌어 약 1.90 eV의 밴드갭이 나타났다는 것이 저자의 측정·해석이다.[1]
위 그림의 위쪽은 B·N의 벌집 모양에 C가 끼어드는 원리만 단순화했다. 아래쪽은 BCN 채널과 source·drain·gate의 역할을 보이는 교육용 모식도다. 탄소 자리의 실제 비율·분포, 전극 모양, 20 nm HfO₂ 두께나 논문의 측정값을 그대로 재현한 도면이 아니다. 실제 원자 사진·소자 도면은 논문 Figure 2·5에서 확인해야 한다.[1]
“단층”도 꼭 눈에 보이는 종이 한 장처럼 매끈하고 균일하다는 의미는 아니다. 도쿄대 연구진 설명은 단면 관찰로 단층을 확인했고, AFM으로 막의 계단 높이를 약 0.5 nm로 측정했다고 밝힌다. AFM의 계단 높이에는 기판·측정 조건이 관여하므로 “원자 한 개의 지름이 정확히 0.5 nm”로 바꿔 읽지 않는다. 원자 해상도 전자현미경, 라만·광발광 지도, 소자 측정은 각각 구조·공간 균일성·전기 동작이라는 다른 질문에 답한다.[2]
#무엇을 바꿔 넓게 성장시켰나
세 원소를 동시에 일정하게 공급해야 B–C–N 격자가 넓은 영역에서 이어진다. 논문은 원료 분자의 탈수소·표면 반응 경로를 조절해 붕소·탄소·질소가 도착하는 시간·위치의 어긋남을 줄였다고 설명한다. 이것이 성장법의 중심 가설이다. 도쿄대 발표는 2인치 웨이퍼 크기 단층 BCN, 세 번의 성장 배치에서 만든 224개 트랜지스터의 측정을 보고한다. 여러 배치와 여러 소자를 본 점은 한 개의 최고 성능 소자만 보여 주는 것보다 의미가 크다.[1][2]
다만 224개의 소자를 평가했다는 것과 224개가 모두 동일 성능·수율로 생산됐다는 것은 다르다. 논문의 구체적 분포, 수율 정의, 접촉 저항, 장시간 안정성을 보아야 제조 준비도를 판단할 수 있다. 공개 초록의 최고 또는 대표 수치를 곧 전체 웨이퍼의 보증 사양으로 옮기지 않는다. 상세 데이터와 저자 제작 스크립트는 논문·보충자료에 일부 제시되며 추가 자료는 저자에게 요청해야 한다고 적혀 있다.[1]
#이동도·켜짐 전류·온오프 비를 각각 읽기
공개 초록은 BCN p형 FET 배열의 전계효과 정공 이동도 100 cm²/V·s, 켜짐 전류 0.9 mA/μm 초과, 온오프 전류비 10⁸, 문턱전압 −0.45 V를 보고한다. 이는 흥미로운 소자 지표지만 서로 다른 물리량이다.[1]
- 이동도는 전기장에 반응해 정공이 얼마나 잘 움직이는지를 나타내는 추정값이다. “전자 속도가 초당 100 cm²”라는 뜻이 아니고, 접촉 저항·게이트 절연막·추출 방식의 영향을 받는다.
- 0.9 mA/μm는 소자 폭 1 μm당 전류로 정규화한 수치다. 모든 칩이 단자에서 0.9 mA를 낸다는 뜻이 아니다. 폭과 시험 전압 조건이 함께 필요하다.
- 10⁸ 온오프 비는 같은 정의의 켜진 전류를 꺼진 전류로 나눈 상대값이다. 꺼진 전류의 절댓값·전력 소비·스위칭 속도는 이 비율 하나로 알 수 없다.
- −0.45 V 문턱전압은 해당 소자와 측정 설정에서 gate 동작을 요약하는 숫자다. 음수라는 이유만으로 전원전압이나 회로 구동 조건이 정해지는 것은 아니다.
온오프 비 10⁸은 어떻게 읽나? 기호·연산·계산 과정 펼치기
첫 식은 일반적인 지표의 정의이지 논문에서 사용한 개별 소자의 원자료 계산이 아니다. 켜진 상태가 가상으로 1 μA, 꺼진 상태가 10 fA라면 비율은 10⁸이다. 두 전류의 단위가 같아 소거되므로 온오프 비에는 단위가 없다. 실제 논문의 0.9 mA/μm는 폭당 전류이므로 위 가상 예의 1 μA와 혼용해 해당 소자의 꺼진 전류를 역산하면 안 된다. 전압·폭·측정 조건이 빠졌기 때문이다.[1]
밴드갭 1.90 eV도 전력 효율이나 회로 속도로 곧장 바뀌지 않는다. 밴드갭은 전자 상태의 허용·금지 에너지 간격이고, 광학·터널링·스위치 누설을 이해하는 재료 특성이다. 실제 FET의 속도와 전력은 채널뿐 아니라 접촉, 게이트 절연막, 배선, 기생 용량이 함께 결정한다.
| 질문 | 직접 보고한 범위 | 이 결과만으로 확정할 수 없는 것 |
|---|---|---|
| 재료 | 단층 BCN의 성장과 원자 수준 탄소 치환·1.90 eV 밴드갭 | 다른 공정·기판에서도 동일한 조성과 결함 밀도 |
| 면적 | 2인치 웨이퍼 규모의 성장, 여러 위치 특성 평가 | 대구경 생산·전 면적 수율 보증 |
| 소자 | p형 FET 배열과 이동도·전류·온오프 비 | n형과 짝지은 완성 CMOS 논리회로의 성능 |
| 신뢰성 | 논문이 제시한 측정 조건의 동작 | 장기간 구동·열·공정·포장 후 수명 |
#그래서 왜 p형 단층이 중요한가
단층 채널은 매우 얇아 게이트가 전류 통로를 잘 제어할 가능성이 있어 차세대 소자 후보로 연구된다. 그러나 n형으로 잘 움직이는 재료가 있다고 해서 p형 상대도 자동으로 얻어지지 않는다. 양쪽이 안정적으로 동작해야 CMOS의 낮은 정지 전력과 논리 동작을 설계할 수 있다. 이번 BCN 결과는 그 재료 선택지를 넓힌다. “2D CMOS 완성”이라는 제목보다 “p형 단층 재료의 성장과 FET 지표를 연결”이라고 쓰는 편이 정확하다.[1]
다음 과제는 독립 연구실의 재현, 넓은 면적에서의 통계적 수율, n형 소자와의 공정 호환성, 접촉·절연막 인터페이스와 장기 신뢰성이다. 이 글에서 쓴 웨이퍼 사진은 그 제조 규모를 떠올리게 하는 별도 실리콘 자료 사진이고, BCN 성능의 증거는 아니다. 원 논문 Figure 1·2·5를 직접 열어 사진의 축척·배치와 전기 그래프 조건을 확인하는 것이 좋다.
#출처·사진 권리
[1] Chien-Chih Tseng et al., “Wafer-scale epitaxy growth of high-mobility p-type boron carbon nitride,” Nature, 2026-09-30, DOI 10.1038/s41586-026-11047-9. 초록·Figure 제목·Data/Code availability 공개 범위 확인: 2026-10-01. 원본 그림은 링크로만 안내. [2] University of Tokyo, 연구팀 공식 보도자료, 2026-10-01. 2인치·224개/3배치·단면과 원자 관찰 설명의 출처. 보도자료의 해석과 논문의 직접 데이터는 구분했다.위 실리콘 웨이퍼 사진은 Rob Bulmahn의 CC BY 2.0 자료 사진으로, 1280 px 크기의 Wikimedia Commons 제공본을 사용했다. BCN 연구 사진이 아니다. BCN 교육 도식은 JJo가 새로 그렸으며 원논문 그림을 따라 그리거나 측정 데이터를 재구성하지 않았다. 각각의 출처·변경 사항은 이미지 아래에 적었다.